英特尔最新 10nm 技术改名为「Intel 7」，新制程路线图看向「埃」时代

英特尔今日稍早详细公开了最新的制程与封装技术规划，不仅带来了极具野心的新时程，同时也重新命名了其节点，将其节点与物理尺寸脱勾。目前对于节点的命名（也就是我们常说的「几纳米」）是以半导体上最小的零组件尺寸为基础，虽然说就广义上来说代表示技术演进的世代，但就算是这些零组件本身，也会因为结构和技术，而在性能上有着差异。这使得英特尔的 10nm 技术有着虽然与他厂 7nm 类似的性能表现，但在纸面上看起来就是差了一个世代。

因此英特尔将在节点命名中捨弃直接使用纳米数，而是将节点「概念化」，将即将上市的 10nm Enhanced Superfin 改名为「Intel 7」，并且随后推出「Intel 4」、「Intel 3」等，依此类推。Intel 7 依然是以 FinFET 技术的优化为主，相较于目前最新的 10nm SuperFIN，每瓦效能约可提升 10~15%。Intel 7 将会用在今年底的 Alder Lake 笔记本处理器与明年初的 Sapphire Rapids 数据中心处理器上。Intel 4 则是使用极紫外光（EUV）微影技术来进行微缩，预计每瓦性能可以再提升 20%，并将在 2022 年下半年开始量产，2023 年开始出货。率先採用 Intel 4 的产品预计为再次世代的 Meteor Lake 消费型处理器与 Granite Rapids 数据中心处理器。而 Intel 3 则是 FinFET 的最后一次登场，运用 FinFET 与 EUV 的再进一步优化，实现相较于 Intel 4 再 18% 的每瓦性能成长。Intel 3 预计 2023 下半年开始生产。

由 Intel 3 再往后，英特尔便将进入「埃」时代。埃（Angstrom）是 0.1nm 的长度，因此下一个节点的「Intel 20A」其实等同于 2nm 的意思。Intel 20A 将引入两个突破性的新技术「RibbonFET」与「PowerVia」，前者为英特尔新的环绕式闸极的实作成果，能在较小的面积中垂直叠放多个鳍片，在缩小面积的同时，也能用相同的电流提供更快的晶体管开关速度。PowerVia 则是将芯片正面供电的迴路与讯号传递的回路分离，移到芯片的背部。如此一来就能避免供电与信号之间的干扰，优化信号的传递。Intel 20A 预计 2024 年量产，而英特尔已经找上了高通做为未来采用 Intel 20A 制程技术的客户。最后，由 Intel 20A 改良的 Intel 18A 也已进入开发阶段，预计 2025 年初问世，英特尔并且已经与 ASML 在合作当中，开发名为「高数值孔径 EUV」的未来生产工具。

仔细算一下的话，由现在到 2025 年初之间，英特尔将要追 5 个节点，并且在中间进行至少一次的技术转换，野心不能说不大。但自然在这期间竞争对手也不会在原地踏步，英特尔就算能以高速追赶，恐怕要回到过去主宰市场的位置也不是一蹴而就的了。不过对于我们消费者来说，有高度的竞争才是好事，也希望英特尔能真的照着路线图走，持续保持着竞争力咯。